頁:
[1]
［台積電A16新技術 量產時間曝光］［鉅亨網］［2024-05-02］
台積電日前首次公開公開最新技術A16先進製程節點，正式宣告半導體進入「埃米時代」，為人工智慧、高效能運算帶來顛覆性改變，連帶供應鏈展望樂觀。台積電日前舉行北美技術論壇，首次公開公開最新技術A16先進製程節點，從二奈米製程，來到十六埃米，正式宣告半導體進入「埃米時代」，同時也提出系統級晶圓（TSMC-SoW）概念，於晶圓上放置更多電晶體，每瓦效能將達數量級提升。另外，系統級晶圓、矽光子整合，將為人工智慧（ＡＩ）、高效能運算（ＨＰＣ）領域帶來顛覆性改變。
A16技術將結合領先的奈米片電晶體及創新的背面電軌（backside power rail）解決方案，是指將供電網路移到晶圓背面而在晶圓正面釋出更多訊號網路的布局空間，藉此來大幅提升邏輯密度及效能，使A16適用於具有複雜訊號佈線及密集供電網路的ＨＰＣ產品，預計二○二六年量產。而相較於N2P製程，A16有速度更快、功耗降低、晶片密度大幅提升等特點，其中，A16在相同Vdd（工作電壓）下，速度增快八到十％；在相同速度下，功耗降低十五到二○％，晶片密度提升高達一．一倍，以支援資料中心產品。
另外，在市場引頸期盼的共同封裝光學元件（ＣＰＯ）部分，台積電表示，公司正在研發緊湊型通用光子引擎（COUPE™）技術，以支援ＡＩ熱潮帶來的數據傳輸爆炸性成長。COUPE使用SoIC-X晶片堆疊技術將電子裸晶堆疊在光子裸晶之上，相較於傳統的堆疊方式，能夠為裸晶對裸晶介面提供最低的電阻及更高的能源效率。而支援小型插拔式連接器的光子引擎預計將在二○二五年完成驗證，並於二○二六年整合CoWoS封裝成為ＣＰＯ，將光連結直接導入封裝中。
而台積電N2技術預期將搭配NanoFlex技術，NanoFlex為晶片設計人員提供靈活的N2標準元件，為晶片設計的基本構建模組，高度較低的元件能夠節省面積並擁有更高的功耗效率，而高度較高的元件則將效能最大化。客戶能夠在相同的設計區塊中優化高低元件組合，調整設計進而在應用的功耗、效能及面積之間取得最佳平衡。
另，台積電也宣布推出先進的N4C技術以因應更廣泛的應用，N4C延續N4P技術，晶粒成本降低高達八．五％且採用門檻低，預計於二五年量產。N4C提供具有面積效益的基礎矽智財及設計法則，皆與廣被採用的N4P完全相容，因此客戶可以輕鬆移轉到N4C，晶粒尺寸縮小亦提高良率，為強調價值為主的產品提供了具有成本效益的選擇，以升級到下一個先進技術。...<div class='locked'><em>瀏覽完整內容，請先 <a href='member.php?mod=register'>註冊</a> 或 <a href='javascript:;' onclick="lsSubmit()">登入會員</a></em></div><div></div> 真是走在大家的前端 難怪錢賺不停阿
頁:
[1]